Intel presenta la función de limitación térmica PCIe en la actualización del controlador de Linux

Intel presenta la función de limitación térmica PCIe en la actualización del controlador de Linux

Con el importante desarrollo de los estándares PCIe, los problemas de temperatura comenzaron a pasar a primer plano junto con las altas velocidades de transferencia que se esperan en nuevos estándares como PCIe 6.0 y PCIe 7.0. En línea con las últimas preocupaciones, Intel decidió aportar una solución a este problema.

Intel presenta un mecanismo de enfriamiento con control de aceleración PCIe para combatir las altas temperaturas en enlaces PCIe 6.0 y PCIe 7.0 de próxima generación

Con la nueva actualización del controlador de Linux, Intel ofrece una solución a los problemas de temperatura causados ​​por los estándares PCIe modernos como PCIe Gen 6.0 y PCIe 7.0. Dado que no se puede agregar un sistema de enfriamiento activo a la interfaz PCIe, esta actualización puede reducir automáticamente las velocidades de conexión PCIe a altas temperaturas. Podemos llamar a este proceso una especie de restricción térmica aplicada a las líneas PCIe.

Esta serie agrega un controlador de ancho de banda PCIe (bwctrl) y un controlador de enfriamiento PCIe asociado en el lado del núcleo térmico para limitar la velocidad del enlace PCIe por razones térmicas. El controlador de ancho de banda PCIe sirve como controlador de servicio de puerto de bus PCI express. Si se admiten diferentes velocidades, se crea un dispositivo de enfriamiento para cada puerto que encuentre el controlador de servicio.

Esta serie solo agrega soporte para controlar la velocidad del enlace PCIe. También puede resultar útil controlar el ancho del enlace PCIe, pero actualmente no existe tal mecanismo hasta PCIe 6.0 (L0p), por lo que la limitación del ancho del enlace no se incluye en esta serie.

La unidad asocia un dispositivo de refrigeración con cada enlace PCIe, lo que permite la manipulación de la velocidad. Cuando las temperaturas caen fuera del rango aceptable, este dispositivo mantiene su funcionalidad reduciendo las velocidades de transferencia del enlace PCIe correspondiente. Es importante señalar que esta implementación no está asociada con los estándares PCIe modernos, pero está previsto que se utilice para estándares de nueva generación como PCIe Gen 6.0, PCIe Gen 7.0 y posteriores.

Si bien esta solución parece eficaz, puede haber problemas de rendimiento. Sin embargo, todavía queda un largo camino por recorrer antes de que esta técnica se ponga en práctica; así que no hay nada de qué preocuparse por ahora. Si el problema de la temperatura persiste en mayor medida, es posible que también veamos algunos mecanismos de disipación de calor a nivel de hardware para futuras interfaces PCIe.

PCI-SIG introdujo recientemente las especificaciones PCIe 7.0, que se lanzarán en 2025 y se espera que se adopten en el mercado entre 2027 y 2028. El nuevo estándar duplicará PCIe 6.0 y cuadruplicará la diferencia de velocidad con PCIe 5.0, ofreciendo hasta 512 GB/s de ancho de banda y 128 GT/s de tasa de bits sin procesar. A medida que aumentan las tasas de transferencia, se espera que se establezcan nuevos mecanismos limitantes para evitar el sobrecalentamiento a través de estos canales.

Acerca de Sara

Sara es una escritora que siente curiosidad por todo lo relacionado con la tecnología y la actualidad, tiene como objetivo aprender constantemente y disfruta compartir las novedades en este campo con los visitantes de techespacio.net.

Ver también

Herramienta de prueba de movilidad PTL-U compartida para el procesador Intel Panther Lake

Herramienta de prueba de movilidad PTL-U compartida para el procesador Intel Panther Lake

Intel continúa sus preparativos para los procesadores Panther Lake de nueva generación. Se vio que …

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *